SC1249/AD9258BCPZ-105 模数转换器(ADC) ADI 封装64-LFCSP
精度,并保证在整个工作温度范围内无失码。该 ADC 内置多种功能特性,可使器件的灵活性达到最佳、系统成本最低,例如生成可编程数字测试码等。可获得的数字测试码包括内置固定码和伪随机码,以及通过串行端口接口(SPI)输入的用户自定义测试码。采用一个差分时钟输入来控制所有内部转换周期。数字输出数据格式为偏移二进制、格雷码或二进制补码。每个 ADC 通道均有一个数据输出时钟(DCO),用来确保接收逻辑具有正确的锁存时序。该器件支持 1.8V CMOS 输出及 LVDS 输出,输出数据可以在单条输出总线上多路复用。SC1259 采用符合 RoHS 标准的 64 引脚的 QFN 封装。
主要性能
1.8V 电源供电
1.8V CMOS or LVDS 输出电源
低功耗:
522mW (125MSPS)
信噪比(SNR):
73dBFS(30.5MHz 输入)
无杂散动态范围(SFDR):
82dBFS(30.5MHz 输入)
微分非线性(DNL):±0.75LSB(典型值)
片内基准电压源和采样保持电路
QFN-64 封装 9mm× 9mm
应用场合
通信
分集无线电系统
多模式数字接收机(3G)
GSM, EDGE, WCDMA, LTE,
CDMA2000, WiMAX, TD-SCDMA
I/Q 解调系统
智能天线系统
通用软件无线电
宽带数据应用
超声设备
功能模块示意图
时钟输入网络
为充分发挥芯片的性能,应利用一个差分信号作为 SC1259 采样时钟输入端(CLK+/-)的时钟信号。输入时钟引脚有内部偏置,无需外部偏置。建议使用巴伦驱动输入,如图 16 所示。跨接在变压器上的背对背肖特基二极管可以将输入到 SC1259 中的时钟信号限制为约差分 0.8Vp-p。这样,既可以防止时钟的大电压摆幅馈通至其它部分,还可以保留信号的快速上升和下降时间,这一点对低抖动性能来说非常重要。
- 上一篇:抱紧汽车大腿,存储芯片何时能上岸? 2023/5/29
- 下一篇:苹果与博通达成数十亿美元协议 2023/5/25