产品概况
SC2245 是采用多级差分流水线架构，内置高性能采样保持电路和片内基准电压源的双通道、14位、80MSPS/65MSPS/40MSPS/25MSPS/10MSPS 模数转换器（ADC），采用 3V 模拟电源供电，一个单独的输出电源能驱动 0.5V 至 3.6V 逻辑电路。
SC2245 专为数字化高频宽动态范围信号而设计，非常适合要求苛刻的成像和通信应用。在 80MHz 采样下拥有 72.8dB 的信噪比和 85dB 的无杂散动态范围，可用于远远超过奈奎斯特频率的输入信号。直流规格包括±1LSB INL（典型值），±0.25LSB DNL（典型值）和无漏失码。输入端参考噪声很低，仅为 0.96LSBRMS。

SC2245 采用 32 引脚的 QFN 封装。

主要性能
  3V 电源供电
  灵活输入范围：1VP-P to 2VP-P
  0.5V 至 3.3V 输出电源
  低功耗： 60mW (10MSPS)
218mW(80MSPS)
  80MHz 采样，30.5MHz 输入：
信噪比(SNR):72.83dBFS
无杂散动态范围(SFDR):85.62dBFS
  微分非线性(DNL)：±0.25LSB(典型值)
  输入端参考噪声：0.96LSBRMS
  片内基准电压源和采样保持电路
  QFN-32 封装 5mm× 5mm 
应用场合
  无线和有线宽带通信
  成像系统
  光谱分析
  便携式仪器智能天线系统
  手持式示波器
功能模块示意图

典型应用信息
模拟输入网络
使用全差分模式可以保证 ADC 获得最佳性能。VCM 输出引脚（引脚 31）可用于提供模拟差分输入的共模偏置电平，VCM 可以直接连接到变压器的中心抽头，以设置直流输入电平或作为运放差分驱动电路的参考电平。图 26 使用差分放大器将单端输入信号转换为差分输入信号，这种方法的优点是它提供低频输入响应；然而在高频输入时大多数运放有限的增益带宽将限制 SFDR。图 27 使用带有中心抽头次级的射频变压器驱动，使用变压器的缺点是低频信号性能变差，大多数小型射频变压器在频率低于 1MHz 时性能较差。
在单端应用中使用 AIN-接共模电压，AIN+接输入信号的输入网络方式，单端应用中 ADC 性能
会有所下降，因此不建议单端驱动 SC2245 输入。与所有高性能、高速模数转换器一样，SC2245 的动态性能也会受到输入驱动电路的影响，特别是二次谐波和三次谐波。源阻抗和电抗会影响 SFDR。为获得最佳性能，建议每个输入的源阻抗为100Ω 或更小，且源阻抗应与差分输入匹配，阻抗不匹配会导致偶次谐波的增加。
时钟输入网络
CLK 输入可以直接用 CMOS 或 TTL 电平信号驱动。在 CLK 引脚之前，差分时钟还可以与低抖动 CMOS 转换器一起使用（见图 28）。SC2245 的噪声性能取决于时钟信号质量和模拟输入。时钟信号上存在的任何噪声都将导致额外的孔径抖动，影响芯片的动态性能。 为了使 ADC 正常工作，CLK 信号占空比应该在 50%左右
数字输出格式
为了避免数字输出和敏感输入电路之间可能产生的交互，SC2245 的数字输出应该驱动最小电容负载，输出应该用 CMOS 锁存器等设备进行缓冲。在 SC2245 全速运行时，电容负载应保持在 10pF以下。减少来自数字输出的干扰也可以通过使用较低的 OVDD 电压来实现。表 7 显示了模拟输入电压、数字数据位和溢出位之间的关系。使用 MODE 引脚，SC2245 并行数字输出可以选择偏置二进制或二进制补码格式。连接模式到GND 或 1/3VDD 选择偏移二进制输出格式；连接方式为 2/3VDD 或 VDD 选择二进制补码输出格式。
表 6 显示了 MODE 引脚的逻辑状态。

电源和接地建议
建议使用两个独立的电源为 SC2245 供电：一个用于模拟电源 AVDD，一个用于数字输出电源DRVDD。对于 AVDD 和 DRVDD，应使用多个不同的去耦电容以屏蔽高频和低频噪声。去耦电容应放置在接近器件引脚的位置，并尽可能缩短走线长度。SC2245 仅需要一个 PCB 接地层。对 PCB 模拟、数字和时钟模块进行合理的去耦和巧妙的分隔，可以轻松获得最佳的性能。
裸露焊盘散热块建议
为获得最佳的电气性能和热性能，必须将 ADC 底部的裸露焊盘连接至模拟地 AGND。PCB 上裸露的连续铜平面应与 SC2245 的裸露焊盘匹配。铜平面上应有多个通孔，以便获得尽可能低的热阻路径以通过 PCB 底部进行散热。应当填充或堵塞这些通孔，防止通孔渗锡而影响连接性能。为了最大化地实现 ADC 与 PCB 之间的覆盖与连接，应在 PCB 上覆盖一个丝印层，以便将 PCB 上的连续平面划分为多个均等的部分。这样，在回流焊过程中，可在 ADC 与 PCB 之间提供多个连接点。而一个连续的、无分割的平面则仅可保证在 ADC 与 PCB 之间有一个连接点。
VCMVCM 引脚应通过一个 2.2µF 或更大的电容去耦至地。