SC9689 是一款双通道、14 位、2.0GSPS/2.6GSPS 模数转换器(ADC)。该器件内置片内缓冲 器和采样保持电路，专门针对低功耗、小尺寸和易用性而设计。该产品设计支持通信应用，能够 实现高达 5GHz 的宽带宽模拟信号直接采样。ADC 输入的−3dB 带宽为 9GHz。SC9689 针对宽输 入带宽、高采样速率、出色的线性度和小封装低功耗而优化。 这款双通道 ADC 内核采用多级、差分流水线架构，并集成了输出纠错逻辑。每个 ADC 均 具有宽带宽输入，支持用户可选的各种输入范围。集成基准电压源可简化设计考量。模拟输入和 时钟信号均为差分输入信号。

SC9689 利用 ADC 的寄存器中的快速检测控制位，可编程阈值检测器可以监控输入信号功率 。如果输入信号电平超过可编程阈值，快速检测指示器就会变为高电平。由于该阈值指示器的延 迟极短，因此用户能够快速调低系统增益，从而避免 ADC 输入端出现超量程现象。除了快速检 测输出外，SC9689 还具有信号监控能力。信号监控模块可提供 ADC 进行数字化处理信号的其它 信息。 用户可将 JESD204B 子类 1 的高速串行输出设置为各种单通道、双通道、四通道和八通道配 置，具体取决于接收逻辑器件的可接受通道速率。SYSREF±和 SYNCINB±输入引脚支持多器件 同步。 SC9689 具有灵活的关断选项，在需要时可以大幅降低功耗。所有这些特性均可通过三线式 串行端口接口(SPI)进行编程。 SC9689 采用 196 引脚无铅 BGA 封装，额定温度范围为−40°C 至+85°C 环境温度范围。 请注意，在整篇数据手册中，多功能引脚（如 FD_A/GPIO_A0）由整个引脚名称或引脚的 单个功能表示；例如 FD_A 即表示仅与此功能相关。 

主要性能

  JESD204B(子类 1)编码串行数字输出 每通道支持高达 15 Gbps 的通道速率

  2.6 GSPS 时每通道总功耗:1 W(默认) 

 0.975 V、1.8V 和 2.5 V 直流电源供电 

 模拟输入全功率带宽：9 GHz (−3 dB) 

 幅度检测位支持实现高效 AGC 

 串行端口控制 支持 100MHz SPI 写入和 50MHz SPI 读取 具有 2 和 4 分频选项的整数时钟 灵活的 JESD204B 线配置 

 片内扰动 

 完全兼容 ADI 的 AD9689 应用场合

 分集多频段、多模数字接收器 

 3G/4G、TD-SCDMA、WCDMA、GSM、LTE、LTE-A

 电子测试和测量系统 

 相控阵雷达与电子战

  DOCSIS 3.0 CMTS 上行接收路径

  HFC 数字反向路径接收器 产品特色

  9 GHz 的宽输入−3 dB 带宽支持约 5 GHz 的直接射频(RF)信号采样。 

 SPI 控制各种产品特性和功能，满足特定 系统要求。

  可编程的快速超范围检测和信号监测。 

 用于系统热量管理的片内温度二极管。

  196 球 BGA 封装(12mmx12mm)无需散热 器 

 引脚、封装、功能和存储器映射兼容 SC9689 14 位、3.0GSPS、JESD204B 双通 道 ADC

ADC 架构 SC9689 的由一个输入缓冲流水线 ADC 组成。输入缓冲器为模拟输入信号提供端接阻抗。该 终端阻抗设置为 200Ω。模拟输入终端的等效电路图如上图所示。输入缓冲器针对高线性度、低 噪声和低功耗进行了优化。 宽广的带宽 输入缓冲器提供线性高输入阻抗（便于驱动）并减少来自 ADC 的反冲。每个阶段的量化输 出在数字校正逻辑中被组合成最终的 14 位结果。流水线架构允许第一阶段使用新输入进行操作， 采样发生在时钟的上升沿。 模拟输入注意事项 SC9689的模拟输入是一个差分缓冲器。缓冲器的内部共模电压为 1.35V。时钟信号在采样模 式和保持模式之间交替切换输入电路。 可以在输入端放置一个差分电容器或两个单端电容器（或两者的组合）以提供匹配的无源网 络。这些电容器最终会形成一个低通滤波器，以限制不需要的宽带噪声。 通常，精确的前端网络组件值取决于应用程序。 图 34 显示了 100MHz 至 10GHz 频率范围内模拟输入的差分输入回波损耗曲线。参考阻抗为 100 Ω。 

差分输入配置 有多种驱动 SC9689 的方法，可以是主动的，也可以是被动的。通过差分驱动模拟输入实现 最佳性能。 对于 SNR 和 SFDR 是关键参数的应用，推荐使用差分变压器耦合作为输入配置（见图 35 和 表 7），因为大多数放大器的噪声性能不足以实现 SC9689 的真实性能。 对于中低频，建议使用双巴伦或双变压器网络（参见图 35 和表 7）以实现 SC9689 的最佳性 能。对于更高的频率在第二个或第三个奈奎斯特区，建议移除一些前端无源元件以确保性能良好 （见图 35 和表 7）。