典型应用电路
SC1254 输入信号、输入时钟、外部直流引脚等外围器件的典型应用电路如下。
模拟输入网络
使用全差分模式可以保证 ADC 获得最佳性能。建议使用差分双巴伦配置来驱动 SC1254，此配置可以在基带应用提供了出色的性能（见图 18），也可以使用全差分运放替代巴伦来驱动 ADC。当输入频率处于第二或更高奈奎斯特区域时，大多数运放的噪声性能无法满足要求以达到 SC1254 真正的SNR 性能，差动变压器耦合是推荐的输入配置（见图 19）。无论配置如何，并联电容器 C1 的值取决于输入频率，可能需要减小或移除。

在单端应用中使用 VIN-接共模电压，VIN+接输入信号的输入网络方式，单端应用中 ADC 性能会有所下降，因此不建议单端驱动 SC1254 输入。

主要性能
  1.8V 电源供电
  低功耗：每通道 110mW(110MSPS)
  信噪比(SNR)：73dB(至奈奎斯特频率)
  微分非线性(DNL)：±0.75LSB(典型值)
  积分非线性(INL)：±2.5LSB(典型值)
  串行 LVDS
  2VP-P 输入电压范围
  QFN-48 封装 7mm× 7mm 
应用场合
  医疗成像和无创超声检测
  测试设备
  无线电接收机
  光纤网络
产品概况
SC1254 是 采用多级差分流水线架构，内置高性能采样保持电路和片内基准电压源的 四通道、14位、80MSPS/100MSPS/110MSPS模数转换器（ADC），专门针对低成本、低功耗、小尺寸
和易用性而设计。
SC1254转换速率最高可达110MSps，具有杰出的动态性能与低功耗特性。采用1.8V电源供电，输入时钟支持LVPECL/CMOS/LVDS三种输入。对于大多数应用，无需外部基准电源或驱动器件。为获得合适的LVDS串行数据速率，SC1254内部会自动倍乘ADC的模拟输入采样时钟，提供数据时钟(DCO)输出用于在输出端捕获数据，以及帧时钟(FCO)输出作为发送下一个输出字节的指示信号。SC1254还支持四通道每个单独进入省电状态；禁用所有通道时，典型功耗低于2mW。
SC1254采用48引脚的QFN封装。

极限参数
电源电压 (AVDD,DRVDD) 至 AGND………………………………………………………..-0.3V 至 2V
输入电压(VIN+/-, CLK+/-, VREF, SENSE, VCM, RBIAS, CSB, SCLK, SDIO, PDWN)…..-0.3V 至 2V
输出电压(DCO,FCO,DxA/B/C/D)……………………………………………………………..-0.3V 至 2V
最大结温 TJ,MAX………………………………………………………………………………………150°C
工作温度范围………………………………………………………………………………..-40°C 至 85°C
存储温度范围………………………………………………………………………………-65°C 至 150°C
ESD(Human Body Model)……………………………………………………………………………2000V
对以上所列的最大极限值，如果器件工作在超过此极限值的环境中，很可能会对器件造成永久性破坏。在实际运用中，最好不要使器件工作在此极限值或超过此极限值的环境中。

时钟输入网络
为充分发挥芯片的性能，应利用一个差分信号作为 SC1254 采样时钟输入端（CLK+/-）的时钟信号。输入时钟电路内部存在偏置，无需外部偏置。建议使用巴伦驱动输入，如图 20  所示。跨接在变
压器上的背对背肖特基二极管可以将输入到 SC1254 中的时钟信号限制为约差分 0.8VPP。这样，既可以防止时钟的大电压摆幅馈通至其它部分，还可以保留信号的快速上升和下降时间，可以使时钟
jitter 更小对 ADC 的性能更有利。