产品概况
SC1246 是采用多级差分流水线架构，内置高性能采样保持电路和片内基准电压源的双通道、14位、80MSPS/65MSPS/40MSPS/20MSPS 模数转换器（ADC），采用 3V 模拟电源供电，一个单独的
输出电源能驱动 0.5V 至 3.6V 逻辑电路。SC1246 专为数字化高频宽动态范围信号而设计，非常适合要求苛刻的成像和通信应用。在 80MHz 采样下拥有 72.8dB 的信噪比和 85dB 的无杂散动态范围，可用于远远超过奈奎斯特频率的输入信号。直流规格包括±1LSB INL（典型值），±0.25LSB DNL（典型值）和无漏失码。输入端参考噪声很低，仅为 0.96LSBRMS。

SC1246 采用 32 引脚的 QFN 封装。

主要性能
  3V 电源供电
  灵活输入范围：1VP-P to 2VP-P
  0.5V 至 3.3V 输出电源
  低功耗： 66mW (20MSPS)
218mW(80MSPS)
  80MHz 采样，30.5MHz 输入：
信噪比(SNR):72.83dBFS
无杂散动态范围(SFDR):85.62dBFS
  微分非线性(DNL)：±0.25LSB(典型值)
  输入端参考噪声：0.96LSBRMS
  片内基准电压源和采样保持电路
  QFN-32 封装 5mm× 5mm 
应用场合
  无线和有线宽带通信
  成像系统
  光谱分析
  便携式仪器智能天线系统
  手持式示波器

模拟输入网络
使用全差分模式可以保证 ADC 获得最佳性能。VCM 输出引脚（引脚 31）可用于提供模拟差分输入的共模偏置电平，VCM 可以直接连接到变压器的中心抽头，以设置直流输入电平或作为运放差分驱动电路的参考电平。图 26 使用差分放大器将单端输入信号转换为差分输入信号，这种方法的优点是它提供低频输入响应；然而在高频输入时大多数运放有限的增益带宽将限制 SFDR。图 27 使用带有中心抽头次级的射频变压器驱动，使用变压器的缺点是低频信号性能变差，大多数小型射频变压器在频率低于 1MHz 时性能较差。在单端应用中使用 VIN-接共模电压，VIN+接输入信号的输入网络方式，单端应用中 ADC 性能会有所下降，因此不建议单端驱动 SC1246 输入。与所有高性能、高速模数转换器一样，SC1246 的动态性能也会受到输入驱动电路的影响，特别是二次谐波和三次谐波。源阻抗和电抗会影响 SFDR。为获得最佳性能，建议每个输入的源阻抗为100Ω 或更小，且源阻抗应与差分输入匹配，阻抗不匹配会导致偶次谐波的增加。

时钟输入网络
CLK 输入可以直接用 CMOS 或 TTL 电平信号驱动。在 CLK 引脚之前，差分时钟还可以与低抖动 CMOS 转换器一起使用（见图 28）。SC1246 的噪声性能取决于时钟信号质量和模拟输入。时钟信号上存在的任何噪声都将导致额外的孔径抖动，影响芯片的动态性能。 为了使 ADC 正常工作，CLK 信号占空比应该在 50%左右