ADC081000CIYB/高性能、低功耗8位、1 GSPS A/D转换器

SC1281/SC1282 双通道 8 位 1.0/1.5GSps 或单通道 8 位 2.0/3.0 GSps ADC

SC1281/SC1282是采用多级差分流水线架构，内置高性能采样保持电路和片内基准电压源的双通道、8位、1.0/1.5GSPS模数转换器（ADC）或单通道、8位、2.0/3.0GSPS模数转换器（ADC）。
SC1281/SC1282具有杰出的动态性能与低功耗特性。采用1.9V电源供电，SC1282在输入信号为
103MHz ， 1.5GSPS 采样率 下 ， 可 产生 7.9 有效位数 (ENOB) ，同时提供 10-18
的误码率 (CER) ，在
1.5GSPS的Non-demux模式下典型功耗为1.98W。SC1281在输入信号为103MHz，1.0GSPS采样率下，可产生7.95有效位数(ENOB)，在1.0GSPS的Non-demux模式下典型功耗为1.17W。为方便抓取数据，每个通道都有其独立DDR数据时钟DCLKI和DCLKQ，并且SC1281/SC1282支持1:2  Demux  模式，在该模式下每个通道的第二组8  bit  LVDS总线被激活，输出数据速率变为时钟速率的一半。输出格式可以配置为偏移二进制（默认）或二进制补码，并且低电压差分信号（LVDS）数字输出与IEEE 1596.3-1996兼容，可调节的共模电压为0.8V或1.2V。SC1281/SC1282采用128引脚的QFN封装，额定工业温度范围为-40°C至+ 125°C。

主要性能
  卓越的精度和动态性能
  低功耗，在较低的采样率下进一步降低
  内部端接、缓冲、差分模拟输入
  SPI 串行控制接口
  双边沿采样模式(I 与 Q 需提供相同输入)
  输出测试模式
  1:1 Non-demux 或 1:2 Demux LVDS 输出
  多芯片系统的自动同步特性
  单路 1.9V±0.1V 电源
应用场合
  数字示波器
  宽带通信
  数字采集系统

典型应用电路
SC1281/SC1282 模拟输入信号、模拟输入时钟等外围器件的典型应用电路如下。
模拟输入网络
使用全差分模式可以保证 ADC 获得最佳性能。建议使用差分双巴伦配置来驱动 SC1281/SC1282，（见图 25），也可以使用全差分运放替代巴伦来驱动 ADC。
SC1281/SC1282可以配置为双通道1.0/1.5  GSPS （非DES模式）或单通道2.0/3.0  GSPS （DES模式）。当SC1281/SC1282配置为单通道2.0/3.0  GSPS（DES模式）时，VinI+和VinQ+应该用完全相同的信号输入，VinI-和VinQ-应该用完全相同的信号输入，I路和Q路输入的输入阻抗为100Ω（单端50Ω），因此ADC在DES模式下，应采用1:1的巴伦来进行驱动。在DES模式下驱动ADC的示例电路见
图24，推荐巴伦为TC1-1-13MA+。在单端应用中使用 VIN-接共模电压，VIN+接输入信号的输入网络方式，单端应用中 ADC 性能会有所下降，因此不建议单端驱动 SC1281/SC1282 输入。

时钟输入网络
为充分发挥芯片的性能，应利用一个差分信号作为 SC1281/SC1282 采样时钟输入端（CLK+/-）的时钟信号，输入时钟电路内部存在偏置，无需外部偏置，使用 AC 耦合输入即可。建议使用巴伦驱动输入，如图 26  所示。过高的输入时钟信号可能会引起模拟输入偏置电压的变化，过低的输入时钟电平将导致动态性能不佳，为了避免这些问题，请将时钟信号保持在推荐范围内。输入时钟信号的占空比会影响 SC1281/SC1282 的动态性能，芯片可以在 45%至 55%的指定时钟占空比范围内保持性能。尤其是在双边沿采样（DES）模式下，时钟尽量保持在 50%占空比可以使芯片保持较高性能。且高速、高性能 ADC 需要具有最小相位噪声或抖动的非常稳定的输入时钟信号，请保证输入时钟信号抖动尽量小。
差分输入时钟应具有 100Ω(使用 balun 时)的特性阻抗。输入时钟信号的线路尽可能的短，耦合电容与芯片的距离也应尽可能的小，且使其远离任何其他信号，防止其他信号会在输入时钟信号中引
入抖动。此外，时钟信号需要适当的进行隔离，避免时钟信号将噪声引入模拟输入中。